top of page

공지사항

검색

반도체소자제작 및 패키징실습(특화) 과정

2024년 12월 2일
1분 분량

최종 수정일: 2025년 7월 31일

반도체 소자 제작 및 패키징 실습 과정(특화)


■ 교육과정 특징

  • 반도체 소자 제작 및 전기적특성측정 실습 (EDS)

  • 와이어 본딩 패키징 실습 (Package)

    • Die Sawing & Die Attaching 공정 실습 병행

  • 교육생이 직접 제작한 웨이퍼 Die와 패키징 칩을 교육 후 소장 가능


■ 교육기간 : 4일 (32시간)


■ 교육비 : 재학생, 구직자 90만 / 재직자 170만



반도체 소자의 전기적측정 (EDS) 및 패키징 실습 과정


■ 교육과정 특징

  • 반도체 소자의 전기적 특성 측정 및 분석 실습 (EDS)

  • 와이어 본딩 패키징 실습 (Package)

    • Die Sawing & Die Attaching 공정 실습 병행

  • 교육한 패키징 칩 소장 가능


■ 교육기간 : 2일 (16시간)


■ 교육비 : 재학생, 구직자 45만 / 재직자 80만



< 와이어본딩 >


최근 게시물

전체 보기
장비 요소기술 및 공정 (Etching & CVD) 실습 과정

[1] 교육 과정 특징 반도체 공정 진행을 위한 장비의 요소기술을 이론적으로 살펴 보고, Etching과 PECVD 공정실습 교육을 통해 실무 설비 및 공정 내용을 익히는 과정 [2] 교육 일정 : 2026.9.3 ~ 9.4 (6명 모집) [3] 교육 신청 : 2026.7.23(목) 오전 10시~ 온라인 예약 [4] 세부 내용 1일차 : 장비 요소기술 2일

 
 
HBM기반 반도체소자 전기적특성측정 및 Wire Bonding 패키징실습 과정

[1] 교육 과정 특징 HBM에 대한 이론적 이해 반도체 소자의 전기적 특성 측정 원리와 실무 해석 능력 확보 Wire Bonding 패키징 공정을 직접 수행하고 불량을 분석 HBM에서 요구되는 고속, 고집적 환경의 전기적/패키징 이슈 이해 단순 장비 조작이 아닌 공정, 소자, 패키지 연계 사고력 강화 과제 수행 및 토론을 통한 실무능력 향상 [2] 세부

 
 
통계분석 기반 포토 공정 최적화실습 과정

[1] 교육 과정 특징 포토 공정의 기본 이론 및 향후 방향에 대한 이해 클린룸에서 교육생이 직접 Wafer Handling 하여 실습 진행 포토공정의 주요 변수가 패턴의 크기에 미치는 영향을 파악할 수 있음 통계 분석을 통한 공정 변수 최적화 및 검증 실습 진행 (회사 업무와 유사) 데이터 정리 및 발표 경험을 통한 자소서 및 면접 대비 (취준생 필

 
 
bottom of page